Assembly Package R&D Engineer

Location: Japan - Others
Job Type: 正社員
Salary: 5000000 - 10000000 JPY
Job Function: Process
Reference: JO-210902-268007
Industry: Manufacturing/Engineering/Industrial
Sub-Industry: Semiconductors/Embedded Systems

Company Overview

<1987年の設立以来、専業ファンドリービジネスモデルの先駆者であり続ける世界トップクラスリーディングカンパニー> 
 世界中のお客様とパートナーに向け、業界をリードするプロセステクノロジーと、
 製品設計を可能にするエコシステムを提供し、世界の半導体産業に革新をもたらしています。
 7nmプロセスの量産化とEUVリソグラフィー技術の商用化において、最初に成功しました。

<先端半導体の3DIC実装技術の研究開発拠点をつくばに>
 産総研および国内企業の材料/プロセス技術を評価検証する研究開発用パイロットラインを産総研に構築。
 パイロットラインには、当社の最新技術と、産総研/共同開発先企業との開発技術を集約します。

 プロセス/材料/計測技術の開発や適用を三位一体としてオンサイトで行い、
 結果を短期間でフィードバックすることで、新たな3DIC構造の開発を加速します。

<半導体の将来技術、応用技術の実現には後工程がコアテクノロジーに>
 前工程における微細加工は物理的限界に近付き、高機能化や多機能化を継続して生み出すため
 後工程の重要性が増しています。

 演算を行うロジックチップと、メモリー/アナログデバイス/センサーなどを一つのパッケージに統合する
 3次元あるいは2.5次元の実装技術の高度化が求められています。

 高度な3DICの実現は、5GやスマートIoTアプリケーションに向けた
 無線通信や3Dインテリジェントセンサーなど、CMOSロジック半導体の新たな応用も可能にします。

<CoWoSをベースにして多彩な研究開発テーマに着手>
 当社が開発したChip-on-Wafer-on-Substrate(CoWoS)構造をベースとして、
 高性能コンピューティング向け先端半導体(5nmノード以降)の実装に必要となる
 パッケージ基板の大面積化、3次元/高密度実装向け材料技術、製造装置の開発、
 ならびに、これらに対応するアセンブリー/パッケージング技術などの研究開発を推進します。

 最先端の3DIC実装における重要な技術課題として、
 デバイス動作時に発生する熱の効率的な除去、チップ薄化や集積化による応力発生や反りの制御、
 狭ピッチでの電気接続における信頼性/インテグリティの確保などがあります。

 これらの課題を解決し、従来技術の限界を超える新材料や新製造プロセス技術の研究開発を行います。
 (熱インターフェース材料、微細バンプ形成、低ダメージソルダリングなど)

Job Description

・3DICアセンブリ/モジュールプロセス開発、コンセプト立案/設計
・歩留り/信頼性認定取得に向けたプロセス安定性/生産性改善
・新技術開発

Requirements

【必須(MUST)】
・学士以上、材料科学/化学/物理学/電気電子などの工学専攻
・半導体後工程プロセス開発経験
・プロセス課題に対して理論に基づき解決、分析できるスキル
・ビジネスレベル以上の英語力

【求める人物像】
・ハンズオンワーク、実験への意欲を持ち、オーナーシップを持って仕事を進められる方
・社内外への円滑な報告/チームワークの推進ができるコミュニケーション能力