＜TSMC Design Technology Japan, Inc.＞
　横浜、みなとみらいに新設された、TSMCデザインセンター（JDC）は、TSMC本社/R&Dセンターに所属し、
　最先端技術開発に参画しています。
　大手ファブレス、IDMを顧客として、7nm/5nm以降の最先端設計ソリューションを開発、提供することがミッションです。

＜あなたに提供できる機会＞
　ワールドクラスのデザインチームと協力し、世界トップクラスのデザインサービスエコシステムの中で、
　5nmプロセス、3nmプロセス、更なる先端ノードを含む世界最先端の半導体技術開発に参画することにより、
　技術やリーダーシップのスキルに磨きをかけることができます。

　ワールドワイドに広がる主要顧客をサポートする機会もあり、日々の生活に変革をもたらす最先端製品を
　世の中に送り出す貢献ができます。

　Pre－Siliconのデザインフローのあらゆる面での開発、最適化に携わり、半導体のイノベーションを実現します。
　－ 顧客企業の要望に基づくAPR化サポート
　－ Design－process co－optimization、内部テストチップの開発
　－ Foundation IP開発として、SRAMマクロ、コンパイラの開発
　－ プロセスのAPRを可能にするデザインフロー開発
　－ 合成、フロアプラン、APR、タイミング/パワー・サインオフ＆物理検証

＜TSMCは、1987年の設立以来、専業ファンドリービジネスの先駆者であり続けるグローバルリーディングカンパニー＞　
　世界中のお客様とパートナーに向け、業界をリードするプロセステクノロジーと、
　製品設計を可能にするエコシステムを提供し、世界の半導体産業に革新をもたらしています。
　7nmプロセスの量産化とEUVリソグラフィー技術の商用化において、最初に成功しました。

スタンダードセルの特性評価（タイミング / 消費電力 / ノイズ / ばらつきなど）、自動化開発
ご経験とスキルに応じて、テクニカルマネージャーとしてのポジションもご用意できます。

－ スタンダードセル特性評価メソドロジの要件定義、インプリ
－ 新規セル、新機能の特性評価
－ IoTアプリケーションに向けた超低電力サブスレッショルド回路特性評価
－ 顧客要求に合致したライブラリ特性評価フロー開発
－ EDAベンダーと協働したトラブルシュート

※直接やり取りするのは、顧客のメソドロジチームとなります。
※各社が独自に設計していたスタンダードセルをFoundryに委託する流れが加速しており、
　当社5nm,3nmプロセスを使用した開発には、顧客からも大きな期待が寄せられています。

【必須（MUST）】
－ 「Liberty」フォーマット（NLDM、CCS、ECSM）、および
　トランジスタレベルのSpiceシミュレーションへの理解
－ STA、消費電力、EMIR分析に関する知見

【歓迎（WANT）】
※以下のようなご経験、スキルをお持ちの方は特に歓迎です。
－ 統計的ばらつき解析（LVFを含む）
－ Perl、Pythonでのコーディング実務経験
－ 顧客と技術的な議論ができるレベルの英語力

【望ましい人物像】
－ 優れた顧客志向の姿勢
－ 学習意欲、進んで問題解決できる姿勢
－ コミュニケーションスキルを備えて、チームプレイができる方
－ 責任感の強い方